移動計算和通信組件的爆炸性需求推動SoC市場快速增長，據市場調研機構GIA預測，到2017年，全球SoC市場規模將達到488億美元。另一方面，隨著半導體工藝技術演進，SoC設計規模以及復雜度不斷攀升，SoC驗證成為整個設計流程中的關鍵部分。尤其是在邁入深亞微米工藝節點后，SoC設計和開發遇到了大量的信號完整性問題，同時芯片產品面臨的上市壓力要求驗證工作必須在盡可能短的時間內完成。在這種情況下，傳統的事務級驗證方法已無法滿足新的需求，如何構建一種更快更好的設計驗證方法學、提高SoC驗證生產率成為業界關注的重點，也是EDA工具廠商攻關的重要課題。近期，新思科技(Synopsys)和思源科技(SpingSoft)就分別推出應對SoC驗證挑戰的新解決方案；此外，雙方還通過合作，共同加速整體系統芯片的偵錯流程，從而推動SoC產品更快導入應用市場。

 

驗證IP需求攀升

 

今天，先進的SoC設計中包含了各種復雜的通信協議，為使工程師能夠在緊張的項目進度中達到他們的覆蓋率目標，驗證IP(VIP)成為驗證環境中的一個重要組件。為滿足業界對下一代驗證IP的需求，以提升糾錯、性能及SoC集成的易用性，Synopsys公司推出基于全新VIPER架構的Discovery VIP。“下一代的VIPER架構在以協議為中心的驗證和SoC層驗證領域內為未來的創新奠定了基礎。”Synopsys公司高級行銷總監Rajiv Maheshwary表示，“Discovery VIP架構所帶來的愿景和發展藍圖能夠應對SoC驗證的下一波挑戰。”

 

Synopsys公司高級行銷總監Rajiv Maheshwary

 

“Discovery VIP為加快并簡化最復雜SoC設計的驗證工作提供了內在性能、易用性及可擴展性。”Maheshwary介紹，Discovery VIP支持所有主流的仿真器，并提供超過其他商用VIP多達4倍的性能；其配置、覆蓋率和測試開發能力，可用于提高IP和SoC產能。

 

“不同于其他商用化的VIP，Discovery VIP完全采用SystemVerilog語言編寫，在一個采用了另一種不同語言的原始實現周圍，也無需任何的封裝或者方法學擴展。” Maheshwary 指出，Discovery VIP采用支持通用驗證方法學(UVM)、驗證方法學手冊(VMM)和開放式驗證方法學(OVM)的架構，而不需要方法學級別的互操作性封裝、或者在外層之下的翻譯及重新映射。“這不僅消除了不必要的性能開銷，而且還提供了其他內在性好處，包括在所有主流仿真器之間的可移植性和在SoC環境中方便地集成，同時還有VIP糾錯、覆蓋率規劃和管理的能力和功能。”Maheshwary說到。

 

隨著協議復雜度的日益增加，通信協議的偵錯已成為系統級芯片功能驗證中最困難且耗費時日的部分。“協議驗證已經成為SoC驗證的一個至關重要的部分，對產品的成本及上市時間有著重要的意義，”Maheshwary表示，Discovery VIP系列中擁有的Synopsys協議分析器提供了以協議為中心的糾錯和智能可視化。這些特殊的功能讓工程師們能夠快速了解協議活動、識別瓶頸所在、并去除不符合預期的行為。Synopsys的VIP可適用于一個多樣化的協議組合，包括USB 3.0、ARM AMBA AXI3、AXI4、ACE、HDMI、MIPI(CSI-2、DSI、HIS等)、40G/100G以太網、PCI Express、SATA、OCP和許多其它應用。

加速偵錯流程

 

時下，SoC設計與驗證環境變得愈加復雜，隨著協議復雜度不斷攀升，糾錯已經成為當前功能驗證中最困難且耗時的部分?，F有的偵錯解決方案已無法滿足實際需求，必須重新設計方案，以使IC設計調試程序可以更符合功能驗證環境，從而幫助工程師提升工作效率。為此，SpringSoft推出第三代Verdi偵錯平臺，可讓用戶借助自定義功能、定制環境以及增強工具間的互操作性來搭建完整的IC偵錯平臺，該產品同時具備新一代軟件架構以增加產品效能與容量的提升。

 

Springsoft公司常務副總裁兼首席執行官鄧強生

 

“SpringSoft的旗艦產品Verdi在過去幾年被全球數以萬計的工程師所采用。”Springsoft公司常務副總裁兼首席執行官鄧強生談到，Verdi通過加速對復雜IC與SoC設計工作的徹底了解，進而自實現動化，將偵錯時間縮短50%以上，這個全功能的系統通過獨家的數據庫與分析引擎，使長時間的行為追蹤自動化；提供威力強大的全套設計視野，使設計具體化并且幫助分析因果關系；還運用專利技術體現設計、斷言與系統測試基準之間的功能運作與互動。“Verdi已經成為許多中國公司選擇的調試標準工具，”SpringSoft公司全球銷售中心中國區經理許偉表示，“通過我們的數據庫可以加速仿真，集成化所帶來的優勢還包括提高了使用效率和投資回報率。”

在新版的Verdi3產品中，SpringSoft升級自有的快速信號數據庫(FSDB)、用戶在使用Verdi3時可以有更高效率的資料訪問速度。這些升級包括了多線程的FSDB讀取、更精簡的FSDB儲存檔案與并行邏輯仿真檔案寫出(Parallel Logic Simulation Dumping)。除此之外Verdi3也配備了全新更強大的新版編譯程序，支持SystemVerilog語法、更高速的編譯性能以及更好錯誤檢驗。新版的編譯程序可降低30%的編譯時間并減少75%的內存使用量。

 

SpringSoft公司全球銷售中心中國區經理許偉

 

“與上一代產品相比，Verdi3在性能方面提升2倍、數據庫儲存空間降低30%；并具有更彈性化的定制環境，更容易整合；提供用戶可以自制工具的Verdi協作應用平臺(VIA platform)等新功能。”許偉說到，此外，還提供更有效率且更可靠的IC設計偵錯環境，幫助用戶應對日益復雜的IC設計與驗證環境。

SpringSoft同時也采用更新的Qt用戶圖形接口平臺改寫了Verdi3的用戶圖形接口(GUI)。借由新的接口，用戶可以任意變更窗口中的工具設定，將Verdi3變成SoC偵錯環境的儀表板，也可以新增自定義命令(command)、自定義窗口工具欄(toolbar)與快捷鍵(hotkeys)。這些自定義功能可以讓用戶將Verdi3定制成每天工作所需的偵錯環境，并將自定義的環境儲存供日后使用。此外Verdi3也提供了許多便捷的功能，如Spotlight搜尋功能可以方便用戶搜尋Verdi3的命令、設定與文件，使用者可以很快速的找到需要的功能與信息而毋須開啟相對應的目錄。

 

對Verdi3的使用者而言，這些自定義的功能包括了變更或者新增功能來幫助提升偵錯的效率。這個全新的平臺提供更便利的用戶接口讓用戶可以輕易的將公司自有的功能、第三方工具以及運用VIA自定義的功能整合進Verdi3平臺。工程師可以在Verdi3的圖形接口中直接執行用VIA所編寫的功能，并且從Verdi3的數據庫中所擷取的信息直接顯示在Verdi3的圖形接口中。

 

合作共贏

 

為幫助共同的客戶應對驗證挑戰，加快產品上市時間，SpringSoft與Synopsys宣布建立SpringSoft Verdi自動偵錯系統與Synopsys的通信協議分析器之間的緊密連結。“這項合作是通過SpringSoft VIA交流平臺實現的，結合彼此的先進技術，共同解決這些問題。”鄧強生表示：“VIA交流平臺能夠整合業界的標準偵錯平臺Verdi和Synopsys的Discovery VIP，為用戶提供加快通信協議偵錯的完整解決方案。”

 

通過合作，Synopsys將通信協議偵錯技術整合進SpringSoft的設計偵錯技術中，從而進一步強化了系統芯片的驗證效率。“作為Synopsys Discovery VIP家族的一部分，Synopsys的通信協議分析器能讓工程師快速了解、鑒別設計中的通信協議并進行偵錯。”Maheshwary介紹，通過這個連結，鑒別出的通信協議違例和錯誤能夠無縫地傳送至Verdi的偵錯環境中，以進行信號層的詳細分析，并快速地找出造成違例及錯誤的源頭。

 

“Synopsys Discovery VIP家族中的通信協議分析器提供以通信協議為中心的偵錯方法，”Maheshwary指出，這種獨特方法使工程師能夠快速了解通信協議的活動內容；鑒別出瓶頸所在；并針對不符合預期的行為，盡量去除不需要的詳細內容，以便能專注在諸如AXI transactions、USB transfers、PCI Express packets等高級通信協議活動上進行偵錯。

 

而SpringSoft Verdi自動偵錯系統，則能夠在針對復雜的數字IC組件、設計區塊、或整個系統芯片進行驗證時，加快諸如尋找、分析、改正錯誤源頭等等程序的速度。“這種整合了通信協議分析器與Verdi的流程能使用戶無縫且同步地接觸通信協議中的交易、移轉、封包、信號層分析等等信息。”鄧強生表示，這使得驗證工程師們可以專注于最重要的領域，從而加速整體系統芯片的偵錯流程。