Achronix 的 22i Speedster FPGA 采用英特爾 22nm FinFET 制程,具備多種高速數據通信接口硬聯機,包括10/40/100G以太網絡MAC 、100Gb Interlaken 信道、PCI Express和 DDR3內存信道等。
本季,該公司還將發布一款具備60億個晶體管的FPGA ── HD1000。Achronix 公司創辦人暨主席 Lofton Holt 還透露, Achronix 將于2013年推出具備90億個晶體管的FPGA,將采用相同的22nm FinFET制程。
不過,這些大容量FPGA都銷定產量相對較小的高階應用,如通信基礎設施等,Holt說。隨著越來越多SoC項目的上市時程落后,Holt認為,下一代SoC必然會是可編程的。
EFPGA
FPGA向來是以單一封裝組件提供板級的可編程特性。Holt表示,該公司已嘗試將獨立的邏輯和FPGA芯片整合在單一封裝中,但不太成功。他認為,芯片級的整合會是下一個進化步驟。
Holt在說明Achronix 的IP產品時介紹了三款嵌入式FPGA (eFPGA)宏,它們帶有100,000及100萬之間的有效閘極,面積約2.1到19.2mm2,采用英特爾22nm FinFET制程。然而,Holt承認,目前許多與該公司接洽的客戶都正在尋求自定義的FPGA架構(FPGA fabrics)。
Holt表示:“根據不同的性能和功耗要求,針對這些架構組成部份的芯片面積可減少高達40%。我們還計劃在2013年支持先進的TSMC制程。”
Holt表示,其IP業務的代工業者目前未定,但其所有的IP授權的相關客戶均鎖定TSMC。他接著表示,由英特爾制造的FPGA芯片也可能讓該公司更快獲得客戶,將產品推向市場。
然而,目前有關其FPGA fabric的問題之一,是如何連接到芯片總線,以確保能為所有設計團隊都可能嘗試解決的中斷來提供適合的額外資源。
Holt表示,Achronix已規劃了三種可支持其FPGA技術的EDA流程。第一種是標準流程,工程師們可在RTL級對Achronix FPGA做編程。第二種是整合的SoC/FPGA設計流程,可支持在SoC內增加FPGA fabric并進行編程。第三種EDA流程將進一步擴展FPGA fabric中的可編程性,以支持可重配置功能。
Achronix 打算在2014年首次公開募股。為實現此一目標,Holt估計該公司將需要1億美元的年銷售額和70%以上的毛利率。“我要維持高利潤,并進入手機市場。”他說。